YATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In Re U.S. Patent Application	
Applicant: Shinkawa et al.	
Serial No.) I hereby certify that this paper is being deposited with the United States Postal Service as EXPRESS MAIL is an envelope addressed to: Assistant Commission 200
Filed: November 6, 2001	Patents, Washington, D.C. 20231, on November 6, 200 Express Label No.: EL846222147US Signature: EXPRESS WCM
For: DATA PROCESSING DEVICE,	
SIGNAL PROCESSING)
DEVICE, AND INTERFACE)
DEVICE)
)
Art Unit:)

CLAIM FOR PRIORITY

Assistant Commissioner for Patents Washington, DC 20231

Sir:

Applicant claims foreign priority benefits under 35 U.S.C. § 119 on the basis of the foreign application identified below:

Japanese Patent Application No. 2001-059283, filed March 2, 2001.

A certified copy of the priority document is enclosed.

Respectfully submitted,

GREER, BURNS & CRAIN, LTD.

By

Patrick G. Burns

November 6, 2001 300 South Wacker Drive Suite 2500 Chicago, IL 60606 (312) 360-0080 Customer Number: 24978



PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application: March 2, 2001

Application Number:

Japanese Patent Application

No. 2001-059283

Applicant(s)

FUJITSU LIMITED

June 14, 2001

Commissioner,

Patent Office

Kouzo Oikawa (Seal)

Certificate No.2001-3056027

09/1. 65 3/20 09/303729 09/303729 09/11/06/01

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 3月 2日

出願番号

Application Number:

特願2001-059283

出 願 人 Applicant(s):

富士通株式会社



2001年 6月14日

特許庁長官 Commissioner, Japan Patent Office





特2001-059283

【書類名】

特許願

【整理番号】

0052527

【提出日】

平成13年 3月 2日

【あて先】

特許庁長官 及川 耕造 殿

【国際特許分類】

H01L 21/66

【発明の名称】

情報処理装置及び信号処理装置並びにインタフェース装

置

【請求項の数】

5

【発明者】

神奈川県川崎市中原区上小田中4丁目1番1号 【住所又は居所】

株式会社内

【氏名】

新川 隆行

【発明者】

神奈川県川崎市中原区上小田中4丁目1番1号 【住所又は居所】

株式会社内

【氏名】

泉谷 靖徳

【発明者】

神奈川県川崎市中原区上小田中4丁目1番1号 富士通 【住所又は居所】

株式会社内

【氏名】

河本 正和

【特許出願人】

【識別番号】

000005223

【氏名又は名称】

富士通株式会社

【代理人】

【識別番号】

100070150

【住所又は居所】

東京都渋谷区恵比寿4丁目20番3号 恵比寿ガーデン

プレイスタワー32階

【弁理士】

伊東 忠彦 【氏名又は名称】

特2001-059283

【電話番号】

03-5424-2511

【手数料の表示】

【予納台帳番号】

002989

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9704678

-

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 情報処理装置及び信号処理装置並びにインタフェース装置 【特許請求の範囲】

【請求項1】 プログラムに基づいてデータを処理する情報処理装置において、

前記プログラム又は前記データを記憶する複数の記憶部と、

前記複数の記憶部の各記憶部を前記プログラムを実行するための領域、又は、 前記データのバッファ領域のいずれかとなるように切り換える制御部とを有する 情報処理装置。

【請求項2】 入力端子に供給される入力信号に応じた出力信号を出力端子から出力する内部ロジック回路を有する信号処理回路において、

前記内部ロジック回路内から選択すべき信号を識別する識別コードを記憶する 記憶部と、

前記記憶部に記憶された識別コードに応じて前記内部ロジック回路から信号を 選択する選択部と、

前記選択部で選択された信号を順次出力する出力部とを有することを特徴とする信号処理回路。

【請求項3】 複数のチャネルで共有データを入出力するインタフェース装置において、

前記チャネル毎に設けられた複数のバッファメモリと、

前記複数のバッファメモリでデータの同一性を保証しつつ、データの入出力を 行なう制御部を有することを特徴とするインタフェース装置。

【請求項4】 前記制御部は、一つのチャネルのバッファメモリのデータが 更新されたときに、他のチャネルのバッファメモリへのアクセスを抑止すること を特徴とする請求項3記載のインタフェース装置。

【請求項5】 前記制御部は、他の処理の空時間に前記バッファメモリのデータが更新されたチャネルのデータを他のチャネルのバッファメモリにコピーすることを特徴とする請求項3又は4記載のインタフェース装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は情報処理装置及び信号処理装置並びにインタフェース装置に係り、特に、メモリを介して情報の入出力を行なう情報処理装置及び途中の信号の状態を選択的に出力できる信号処理装置並びに複数のチャネルで共有データを入出力するインタフェース装置に関する。

[0002]

【従来の技術】

図1にハードディスクドライブのブロック構成図を示す。

[0003]

ハードディスクドライブ1は、エンクロージャ2及び回路基板3とを含む構成とされている。エンクロージャ2には、ディスク11、スピンドルモータ12、磁気ヘッド13、アクチュエータ14、ヘッドIC15を有する構成とされている。ディスク11は、スピンドルモータ12により回転される。ディスク11には、磁気ヘッド13が対向して配置される。磁気ヘッド13は、アクチュエータ14によりディスク11の半径方向に移動可能とされており、記録情報に応じてディスク11を磁化する。また、磁気ヘッド13は、ディスク11の磁化状態に応じた信号を検出する。

[0004]

スピンドルモータ12は、回路基板3からの回転制御信号により回転される。 アクチュエータ14は、回路基板3からの位置制御信号により制御され、磁気へッド13をディスク11に対して位置決めする。磁気ヘッド13は、ヘッドIC15からの記録信号によりディスク11を磁化するとともに、ディスク11の磁化に応じた再生信号をヘッドIC15に供給する。ヘッドIC15は、回路基板3からの記録信号を増幅して、磁気ヘッド13に供給するとともに、磁気ヘッド13からの再生信号を増幅して回路基板3に供給する。

[0005]

回路基板3は、リードチャネル21、ハードディスクコントローラ22、バッファメモリ23、サーボコントローラ24、ROM25を含む構成とされている

。リードチャネル21は、ハードディスクコントローラ22からの記録データに基づいて記録信号を生成するとともに、磁気ヘッド13からの再生信号に基づいて再生データを復元する。また、リードチャネル21は、再生信号からサーボ用信号を抽出し、サーボコントローラ24に供給する。

[0006]

サーボコントローラ24は、リードチャネル21からのサーボ用信号に基づいてスピンドルモータ12の回転を制御するとともに、VCM14の駆動制御を行なう。

[0007]

ROM25には、プロセッサ34で実行されるプログラムであるファームウェアが予め格納されており、電源投入時などにハードディスクコントローラ22の内部のメモリに展開される。

[0008]

図2に従来のハードディスクコントローラの一例のブロック構成図を示す。

[0009]

ハードディスクコントローラ22は、インタフェース31、バッファマネージャ32、フォーマッタ33、プロセッサ34、プログラムメモリ35を含む構成とされている。

[0010]

ホストコンピュータ41からの記録データは、インタフェース31でインタフェースがとられた後、バッファマネージャ32によりバッファメモリ23に一旦記憶される。バッファマネージャ32は、プロセッサ34からの命令に基づいてバッファメモリ23に記憶された記録データを読み出し、ディスクフォーマッタ33に供給する。ディスクフォーマッタ33は、プロセッサ34からの命令に基づいてバッファマネージャ32により読み出された記録データを所定のフォーマットにフォーマッティングしてリードチャネル21に供給する。

[0011]

また、リードチャネル21からの再生データは、ディスクフォーマッタ33に 供給され、元のフォーマットに復元された後、バッファマネージャ32によりバ ッファメモリ23に記憶される。バッファマネージャ32は、プロセッサ34からの命令に基づいてバッファメモリ23から再生データを読み出し、インタフェース31を介してホストコンピュータ41に再生データを供給する。

[0012]

このとき、プロセッサ34は、プログラムメモリ35にROM25から展開されたファームウェアに基づいて命令を実行する。このように、従来のハードディスクコントローラ22では、プロセッサ34で実行されるファームウェアをプログラムメモリ35に展開して用いるとともに、記録/再生データを一時的に記憶するためのバッファメモリ23を外付けする必要があった。

[0013]

このとき、ハードディスクコントローラ22に内蔵されるファームウェアは、主に、高機能のものと低機能のものとに区分される。高機能のファームウェアは、低機能のファームウェアに比べて処理ステップや使用するパラメータの数が多く、ハードディスクドライブを高機能に制御可能であった。また、低機能のファームウェアは、高機能のファームウェアに比べて処理ステップや使用するパラメータの数が少なく、安価に実現できる。

[0014]

一方、ハードディスクコントローラ22は、プログラムメモリ35を含めて1 チップ化されている。一般にメモリを多機能のLSIに内蔵するとメモリの占有 面積が大きくなり、チップ面積が大きくなるので、小型化の障害となったり、あ るいは、歩留まりが低下する。このため、メモリの容量を必要最小限にする必要 があった。

[0015]

このため、従来は高機能のファームウェアを搭載するハードディスクコントローラと低機能のファームウェアを搭載するハードウェアとで内蔵するメモリの容量を異ならせて、メモリの容量を必要最小限とし、チップ面積の大型化を防止していた。

[0016]

次に、従来のハードディスクコントローラを構成するLSIのテスト方法につ

てい説明する。

[0017]

図3に従来のLSIの一例のブロック構成図を示す。

[0018]

従来のLSI50は、内部ロジック回路51及びマルチプレクサ52を含む構成とされている。内部ロジック回路51は、入力端子Tinl~Tinnから入力される入力信号に対して所定の処理を施し、出力端子Toutl~Toutmから出力する。

[0019]

内部ロジック回路51は複数のブロックから構成されており、複数のブロックの入出力信号は、マルチプレクサ52に供給されている。マルチプレクサ52には、テスト選択端子Tsl~Tspからpビットの選択パターンが供給される。

[0020]

マルチプレクサ52は、テスト選択端子Ts1~Tspに供給される選択パターンに基づいて内部ロジック回路51から供給される入出力信号のうち一つの信号を選択し、テスト出力端子Ttoutに出力する。

[0021]

従来のテスト時の具体的動作について説明する。

[0022]

図4に従来のLSIのテスト時の動作を説明するための図を示す。図4(A)はクロック、図4(B)、(C)は信号出力、図4(D)は選択パターン、図4(E)はテスト出力を示す。

[0023]

図4 (A) に示す内部クロックに応じて内部ロジック回路51の各部から信号が出力される。時刻t1でテスト選択端子Ts1~Tspに所定の信号、例えば、図4 (B) に示される第3の信号を選択するための選択パターンが入力されると、内部クロックが次に立ち上がる時刻t2で図4(E)に示すようにテスト出力端子Ttoutから図4(B)に示される第3の信号が出力される。

[0024]

時刻t3で図4(D)に示されるテスト選択端子Ts1~Tspに図4(C)に示

される第5の信号を選択するための選択パターンが供給されると、図4 (E) に示されるようにテスト出力端子Ttoutからは図4 (C) に示される第5の信号が出力される。

[0025]

以上のようにテスト選択端子Tsl~Tspに供給される選択パターンにより選択された信号がテスト出力端子Ttoutから出力される。

[0026]

次に、従来のインタフェース装置のデータの入出力方法について説明する。

[0027]

図5に従来のインタフェース装置の一例のブロック構成図を示す。

[0028]

従来のインタフェース装置60は、インタフェース回路61、62、バッファメモリ63、バッファコントローラ64、ハードディスクコントローラ65から構成される。インタフェース回路61は、コンピュータAとのインタフェースをとる。とり、インタフェース回路62は、コンピュータBとのインタフェースをとる。

[0029]

インタフェース回路 6 1、 6 2 から入力されたデータは、バッファコントローラ 6 4 によりバッファメモリ 6 3 に記憶される。バッファコントローラ 6 4 は、バッファメモリ 6 3 からハードディスク 1 1 に記録すべきデータを読み出し、ハードディスクコントローラ 6 5 を介して磁気ヘッド 1 3 に供給し、ハードディスク 1 1 に記録する。

[0030]

また、ハードディスク11から磁気ヘッド13により再生された再生信号は、 はハードディスクコントローラ65によりデータに復号化されて、バッファコントローラ64を介してバッファメモリ63に記憶される。バッファコントローラ64は、バッファメモリ63に記憶されたデータをインタフェース回路61又は62に供給する。

[0031]

このとき、バッファメモリ63は、インタフェース回路61とインタフェース

回路62とで共用されていたため、同時に動作できるインタフェースは、バッファメモリ63の転送能力によって制限されていた。例えば、バッファメモリ63の転送能力が350MB/sであり、インタフェース回路61又は62の転送能力が200MB/sであった場合には、バッファメモリ63の転送能力では、データの読み書きが効率よく行なえないので、インタフェース回路61又は62のうちいずれか一方のインタフェース回路のみがデータ転送を行ない、他方のインタフェース回路は動作の完了を待つように制御されていた。

[0032]

コンピュータA又はBからのコマンドは、インタフェース回路61,62にコマンドキューとして保持される。

[0033]

コマンドは、着順に保持された後、実行までの磁気ヘッド13の移動が最小となる順序に並べ替えられる。いわゆる、リオーダリングが行なわれる。このとき、リオーダリングでは、同一セクタに対するライト後に実行されるべきリードがライトより先に実行されると、更新前のデータを読み出しまうので、リードとライトコマンドの順序は変更しないようにしている。

[0034]

リードコマンドでは、ハードディスク11から磁気ヘッド13により読み出されたデータはバッファメモリ63に一時保持され、バッファメモリ63からコンピュータA又はBに転送される。

[0035]

引き続き同じセクタのリードが行なわれることが期待されるときにはバッファメモリ63上のデータをしばらく保持して次のリード時には、ハードディスク11からデータを読み出すことなく、バッファメモリ63からホストコンピュータA又はBに転送する。このように、ハードディスク11からデータを読み出すことなく、バッファメモリ63からコンピュータA又はBに転送することにより、リードコマンドの実行時間を大幅に短縮できる。この動作をキャッシュ処理と呼ぶ、このとき、バッファメモリ63はキャッシュメモリと呼ばれる。

[0036]

キャッシュ処理では、バッファメモリ63に記憶されたデータがハードディスク11のどの位置のデータであるかを判定するためのテーブルである、キャッシュテーブルが用意されていた。

[0037]

図6に従来のインタフェース装置の一例の処理フローチャートを示す。

[0038]

ステップS1-1でコマンドを受領すると、ステップS1-2で受領したコマンドが有効か否かを判定して、ステップS1-3で有効なコマンドをコマンドキューとして保持する。なお、ステップS1-1でコマンドが受領されないときには、他の処理が実行される。また、ステップS1-2でコマンドが無効なときには、リジェクト処理が実行される。

[0039]

従来のインタフェース装置では、データライト時、コンピュータA又はBからのデータは、一旦メモリバッファ63に記憶される。バッファメモリ63にデータが記憶されると、ライトコマンドが完了したことをコンピュータA又はBに通知し、その後、磁気ヘッド13の空時間にハードディスク11への書き込みを行なう。この方法をライトバックと呼ぶ。

[0040]

ライトバック時にもコンピュータA又はBへ通知するために、バッファメモリ 63に記憶されたデータがハードディスク11のどの位置にライトされるかを記録するテーブルである、ライトバックテーブルが用意されていた。

[0041]

上記キャッシュテーブルとライトバックテーブルは、バッファメモリ63とハードディスク11の位置情報を関係付けるものであり、動作内容やデータに有効・無効を示すフラグを設けることにより共通したテーブルとして用いられている

[0042]

ライトバックを行なう前には、リードコマンドが当該セクタに対して発行されると、リードコマンドの実行を待たせて、ライトバックを先に行い、しかる後、

ハードディスク11からリードする。

[0043]

【発明が解決しようとする課題】

しかるに、従来の図2に示されるようなハードディスクドライブに搭載される メモリ内蔵型のハードディスクコントローラでは、高機能のファームウェアを搭 載するものと、低機能のファームウェアを搭載するものとで、別々にチップを開 発、設計していたため、コストが上昇するなどの問題点があった。

[0044]

また、従来の図3、図4に示されるようなLSIのテスト方法は、テスト出力端子Ttoutから出力される信号を選択するためにテスト選択端子Ts1~Tspに供給する選択パターンは、テスト出力する信号の数に応じたパターン必要であるので、テスト選択端子Ts1~Tspの数が多くなり、LSIの小型化を妨げていた。

[0045]

さらに、従来の図5に示されるインタフェース装置ではバッファメモリの転送 能力には限界があり、データを効率よく入出力することができなかった。

[0046]

本発明は上記の点に鑑みてなされたもので、第1の目的は高機能の処理を行なう回路と低機能の処理を行なう回路とで回路を共用できる情報処理装置を提供することである。

[0047]

第2の目的は端子数を低減できる信号処理回路を提供することである。

[0048]

第3の目的はデータの入出力を効率よく行なえるインタフェース装置を提供することを目的とする。

[0049]

【課題を解決するための手段】

本発明の請求項1は、プログラムの規模が大きいときには、複数の記憶部をプログラムを実行するための領域として用いて、プログラムの規模が小さいときには、複数の記憶部の一部をプログラムを実行するための領域として用い、他の記

憶部をバッファ領域として用いる。

[0050]

請求項1によれば、規模の大きいプログラムを搭載するときには、複数の記憶部のすべてをプログラムを実行するための領域とでき、プログラムの規模が小さいときには、複数の記憶部の一部をプログラムを実行するための領域として用い、他の記憶部をデータバッファ領域として用いることができるので、プログラムの規模によらず、チップを統一することができる。

[0051]

本発明の請求項2は、内部ロジック回路内から選択すべき信号を識別する識別コードに応じて内部ロジック回路から信号を選択し、選択された信号を順次出力する。

[0052]

請求項2によれば、識別コードを予め記憶しておくことにより少ない端子数で 内部ロジック回路から信号を選択的に出力できる。

[0053]

本発明の請求項3は、チャネル毎にバッファメモリを設け、複数のチャネルのバッファメモリでデータの同一性を保証しつつ、データの入出力を行なう。

[0054]

請求項3によれば、バッファメモリから直接複数のチャネルで供給されたデータを読み出すことができるので、データを効率よく入出力できる。

[0055]

【発明の実施の形態】

図7に本発明の第1実施例のブロック構成図を示す。同図中、図2と同一構成 部分には同一符号を付し、その説明は省略する。

[0056]

本実施例のハードディスクコントローラ100は、インタフェース31、バッファマネージャ32、ディスクフォーマッタ33、プロセッサ34、プログラムメモリ35に加えて、共用メモリ101、マルチプレクサ102、設定回路103を有する構成とされている。

[0057]

このとき、プログラムメモリ35は、ハードディスクコントローラ100に低機能ファームウェアを搭載する場合に、最適な容量、すなわち、低機能ファームウェアのプログラムを格納できる容量に設定されている。このため、ハードディスクコントローラ100に髙機能ファームウェアのプログラムを搭載する場合には、プログラムメモリ35だけでは容量が不足する。そこで、髙機能ファームウェアを搭載する場合には、プログラムメモリ35に格納しきれなかった分のプログラムを共用メモリ101に格納する。すなわち、共用メモリ101をプログラムメモリとして用いる。

[0058]

また、ハードディスクコントローラ100に低機能ファームウェアを搭載する場合には、低機能ファームウェアはプログラムメモリ35に格納され、共用メモリ101は用いられない。このため、共用メモリ101を外付けのバッファメモリ23に代えてバッファメモリとして用い、外付けのバッファメモリ23を削除する。

[0059]

共用メモリ101をプログラムメモリとして用いるか、バッファメモリとして用いるかは、マルチプレクサ102及び設定回路103によって外部からの指示に基づいて切り換え可能とされている。

[0060]

図8に本発明の第1実施例の共用メモリの切り換え動作を説明するための図を 示す。

[0061]

設定回路 103 は、例えば、レジスタから構成されており、切換端子Ts の電圧に応じて論理値「1」又は「0」が設定される。例えば、切換端子Ts に +5 〔V〕が印加されると、論理値「1」が設定され、切換端子Ts が接地レベルにされると、論理値「0」が設定される。

[0062]

設定回路103に論理値「1」が設定されると、マルチプレクサ102は共有

メモリ101をバス側からアクセス可能とする。論理回路103に論理値「0」が設定されると、マルチプレクサ102は共有メモリ101をバッファマネージャ32からアクセス可能とする。

[0063]

以上のようにハードディスクコントローラ100を高機能ファームウェアで動作させたい場合には、切換端子Tsに+5〔V〕を印加し、設定回路103に論理値「1」を設定することにより、電源投入時にROM25に予め記憶された高機能ファームウェアプログラムがプログラムメモリ35及び共用メモリ101に分散して格納され、高機能ファームウェアが実行可能となる。このとき、外付けでバッファメモリ23を設け、記録/再生データを一時的に記憶するようにする

[0064]

また、ハードディスクコントローラ100を低機能ファームウェアで動作させたい場合には、切換端子Tsに0 [V]を印加し、設定回路103に論理値「0」を設定することにより、電源投入時にROM25に予め記憶された低機能ファームウェアプログラムがプログラムメモリ35に格納され、低機能ファームウェアが実行可能となる。このとき、共用メモリ101は、バッファマネージャ32からアクセス可能となり、バッファメモリとして機能する。このため、外付けのバッファメモリ23が不要となり、データ転送の高速化、消費電力の低電力化、低価格化が可能となる。

[0065]

本実施例のハードディスクコントローラ100は、高機能ファームウェア及び 低機能ファームウェアの両方に共通で用いることができる。よって、ハードディ スクコントローラ100の低コスト化を図ることができ、ハードディスク装置の コストダウンを図ることができる。

[0066]

次に、第2の目的を解決する実施例について説明する。

[0067]

図9に本発明の第2実施例のブロック構成図を示す。同図中、図4と同一構成

部分には同一符号を付し、その説明は省略する。

[0068]

本実施例の信号処理回路300は、テストレジスタ301、デコーダ302、 セレクタ303、同期回路304、マルチプレクサ305、PLL回路306、 レジスタ設定回路307を含む構成とされている。

[0069]

テストレジスタ301は、テストのオン/オフを決定するテストオン/オフ情報を格納するためのテストオン/オフ情報格納領域301a、信号を選択するためのアドレスを格納するためのアドレス領域301b-1~301b-n、PLL回路306の逓倍数を設定する情報を格納するためのPLL逓倍設定領域301cを含む構成とされている。テストオン/オフ情報格納領域301aに格納されるテストオン/オフ情報及びアドレス領域301b-1~301b-nに格納されるアドレスは、デコーダ302に供給され、PLL逓倍設定領域301cに格納される。

[0070]

デコーダ302には、テストレジスタ301からテストオン/オフ情報及びテストする信号に応じたアドレスが供給される。デコーダ302は、テストオン/オフ情報がテストオン状態であるときに動作する。デコーダ302は動作すると、アドレス格納領域301b-1~301b-nに格納されたアドレスに基づいて選択信号を生成し、セレクタ303に供給する。

[0071]

セレクタ303は、デコーダ302からの選択信号に基づいて内部ロジック回路51のうち所定箇所の信号を選択して、同期回路304に供給する。同期回路304は、セレクタ303により選択された信号をPLL回路306からのクロックに同期させる。PLL回路306は、内部ロジック回路51の基準クロックをテストレジスタ301のPLL逓倍設定領域301cに設定されたPLL逓倍値に基づいて逓倍したクロックを生成し、同期回路304に供給している。

[0072]

同期回路304でPLL回路306からのクロックに同期されたセレクタ30

3からの信号は、マルチプレクサ305に供給される。マルチプレクサ305には、同期回路304でセレクタ303からの信号を同期させたクロックが供給されている。マルチプレクサ305は、同期回路304からのクロックに基づいて同期回路304からの信号を順次選択してテスト出力端子Ttoutに供給する。また、マルチプレクサ305に供給されたクロックは、ストローブ信号としてストローブ端子Tstrに供給される。

[0073]

ストローブ端子Tstrから出力されるストローブ信号に基づいてテスト出力端子Ttoutの出力信号が内部ロジック回路51のどの部分の信号かを識別可能となる。

[0074]

次にテスト時の動作を図面とともに説明する。

[0075]

図10に本発明の第2実施例のテスト時の動作を説明するための図を示す。図10(A)は内部基準クロック、図10(B)、(C)はテストすべき信号、図10(D)はPLL回路306からの出力クロック、図10(E)はテスト出力端子Ttoutからのテスト出力信号を示す。

[0076]

テストレジスタ301のアドレス領域301b-1~301b-nに格納されたアドレスに基づいて選択されたn個の信号が図10(A)に示される内部基準クロックの1周期の間でテスト出力端子Ttoutから順次出力される。このとき、図10(D)に示されるPLL回路306の出力クロックの時刻t1の立下りで図10(B)に示す信号が選択され、PLL回路306の出力クロックの時刻t2で図10(C)に示す信号が選択される。

[0077]

なお、PLL回路306の出力クロックは、図10(D)に示されるように図10(A)に示される内部基準クロックの1周期のn倍の周波数とされている。このため、PLL回路306の出力クロック、すなわち、ストローブ端子Tstrからの信号を出力することにより、テスト出力端子Ttoutから出力される信号の

切換タイミングを認識でき、テスト出力端子T toutからの出力信号を識別可能となる。

[0078]

次に、第3の目的を解決するための実施例について説明する。

[0079]

図11に本発明の第3実施例のブロック構成図を示す。同図中、図5と同一構成部分には同一符号を付し、その説明は省略する。

[0080]

本実施例の情報処理装置400は、インタフェース回路401,402、バッファメモリ403,404、ハードディスクコントローラ405、データ管理テーブル406、FIFO407、408を有する構成とされている。

[0081]

インタフェース回路401はコンピュータAとのインタフェースをとる。インタフェース回路402はコンピュータBとのインタフェースをとる。バッファメモリ403は、コンピュータAの入出力データを記憶する。バッファメモリ404は、コンピュータBの入出力データを記憶する。

[0082]

図12に本発明の第3実施例のデータ管理テーブルのデータ構成図を示す。

[0083]

データ管理テーブル406は、バッファメモリ403、404とハードディスク11とのデータの格納位置を対応付けるテーブルであり、ハードディスク11上のアドレスに対応して、コンピュータAのバッファメモリ403のアドレス及びコンピュータBのバッファメモリ404のアドレス並びに、更新済フラグ、アクセス抑止フラグが記憶可能とされている。

[0084]

更新済フラグは、ライトバックが行なわれたか否かを示すライトバックフラグ 、ステージングされているか否かを示すステージングフラグがコンピュータA、 B夫々に設定可能とされている。

[0085]

アクセス抑止フラグは、コピー中フラグ及び使用中フラグを含む構成とされている。コピー中フラグは、コピー中であるか否かを示すフラグであり、コンピュータBからコンピュータAからのコピー中か、コンピュータAからコンピュータBからのコピー中かで別々に設定可能とされている。使用中フラグは、リード又はライト中か否かを示すフラグで、コンピュータA、B夫々に設定可能とされている。

[0086]

図13に本発明の第3実施例の処理フローチャートを示す。

[0087]

本実施例では、まず、バッファメモリ403とバッファメモリ404との間でのデータのコピーは行なわないモード1を示す、これは、コンピュータAとコンピュータBとのキャッシュ処理を独立に制御し、一方で、キャッシュメモリ上にデータがあっても他方のチャネルで同じデータにリードが要求されてもキャッシュミスとする方法である。

[0088]

まず、ライトコマンドを実行するときの動作について説明する。

[0089]

ライトコマンドを実行する場合、データ管理テーブル406を参照して、当該セクタが登録されているか否かを判定する。データ管理テーブル406に当該セクタが登録されている場合には、ステップS2-1でデータ管理テーブル406のアクセス抑止フラグの使用中フラグを参照して、他方のチャネルの使用中フラグがオンしており、自己のチャネルの抑止されているか否かを判定する。

[0090]

ステップS2-1で、自己のチャネルが抑止されていない場合には、ステップS2-2でライトバックフラグがオンか否かを判定する。ステップS2-2でライトバックフラグがオンの場合には、ステップS2-3で処理モードがモード1かモード2かを判定する。

[0091]

ステップS2-3で処理モードがモード1の場合には、ステップS2-4で、

ライトバックデキュー処理を生成し、ライトバックキューにつなぐ。

[0092]

図14にキューにつながれた処理のデキューの処理フローチャートを示す。

[0093]

ライトバックデキュー処理では、まず、ステップS3-1で他方のチャネルが 使用中か否かを判定する。ステップS3-1で、他方のチャネルが使用中のとき には、自己のチャネルの処理をアイドル状態とし、処理を終了する。

[0094]

また、他方のチャネルが使用中でなければ、ステップS3-2で自己のチャネルの使用中フラグをセットし、シーク動作を開始する。シーク動作が完了すると、シーク完了処理が実行される。

[0095]

図15にシーク完了処理の処理フローチャートを示す。

[0096]

シーク完了処理では、まず、ステップS4-1で内部処理か否かを判定する。 ステップS4-1でシーク動作が内部処理である場合には、ステップS4-2で ライトバック処理を行なうか否かを判定する。

[0097]

ステップS4-2でライトバック処理を行なうのでなければ、他の処理を実行する。ステップS4-2でライトバック処理を行なうのであれば、ステップS2-3で、ライトバック処理を行ない、他方のチャネルのライトバックフラグ、自己の使用中フラグをオフにする。

[0098]

次に、ステップS4-4で、モード2で動作させているか否かを判定し、モード1で動作している場合には、そのままアイドル状態とされ、モード2で動作している場合には、ステップS4-5で自己のライトバックフラグをオフした後、自己のチャネルをアイドル状態とする。

[0099]

また、ステップS4-1で、内部処理でない場合には、ステップS4-6で処

理を要求したコンピュータAと結合する。次にステップS4-7でハードディスク11からのデータをバッファメモリ403、404経由で自己のチャネルに転送するとともに、データ管理テーブル406に登録する。登録後、ステップS4-8で自己のチャネルの使用中フラグをオフした後、自己のチャネルをアイドル状態とする。

[0100]

図13に戻って説明を続ける。

[0101]

ステップS2-2で自己のチャネルのライトバックフラグがオフの場合には、 次に、ステップS2-5で自己のチャネルのコマンドがライトコマンドが否かが 判定される。

[0102]

ステップS2-5で自己のチャネルのコマンドがライトコマンドの場合には、ステップS2-6で自己のチャネルの使用中フラグ及びライトバックフラグをオンする。次にステップS2-7で自己のチャネルの外部からのデータを自己のバッファメモリ403又は404に記憶する。次にステップS2-8で自己のチャンネルの使用中フラグをオフした後、自己のチャネルをアイドル状態とする。

[0103]

また、ステップS2-5でコマンドがライトコマンドでない場合には、ステップS2-9でバッファメモリ403又は404にデータが存在するか否か、すなわち、キャッシュヒットか否かを判定する。ステップS2-9でキャッシュヒットの場合には、ステップS2-10でキャッシュヒットが自己のチャネルのバッファメモリ403又は404かを判定する。ステップS2-10で自己のチャネルのバッファメモリ403又は404でキャッシュヒットした場合には、ステップS2-11で自己のチャネルの使用中フラグをオンし、バッファメモリ403又は404からデータをリードした後、自己の使用中フラグをオフして、自己のチャネルをアイドル状態とする。

[0104]

また、ステップS2-10で他方のチャネルのバッファメモリ403又は40

4でキャッシュヒットした場合には、ステップS2-12で動作モードがモード 1かモード2かを判定する。ステップS2-12で動作モードがモード1に設定 されている場合には、ステップS2-13で自己のチャネルの使用中フラグをオ ンし、シーク動作を開始した後、アイドル状態とする。

[0105]

次に、モード2について説明を行なう。モード2は、バッファメモリ間でデータのコピーをすることにより、メモリ上のデータを等価にしてキャッシュ動作を 行なうモードである。

[0106]

図16にモード2の処理フローチャートを示す。

[0107]

モード2では、まず、ステップS5-1で自己のチャネルのコピーフラグ及び使用中フラグをオンする。次にステップS5-2でデータをFIFO407又は408にコピーした後に、自己のチャネルのコピーフラグをオフする。次にステップS5-3で他方のチャネルのステージングフラグをオフする。

[0108]

次に、ステップS5-4で自己のチャネルのコマンドがライトコマンドか否かを判定する。ステップS5-4で自己のチャネルのコマンドがライトコマンドである場合にはステップS5-5で自己の使用中フラグをセットし、自己のライトバックフラグをリセットしてアイドル状態に戻り、リードコマンドである場合にはステップS2-12へ戻り、自己のチャネルのバッファメモリ403又は404からデータを読み出すキャッシュリードを行なう。

[0109]

また、動作モードとしてモード2が設定されている場合には、別途スキャン処理が実行される。スキャン処理は、処理の空時間に実行される。

[0110]

図17にスキャン処理の処理フローチャートを示す。

[0111]

スキャン処理では、まず、ステップS6-1でいずれかのチャネルのライトバ

特2001-059283

ックフラグがオンか否かが判定される。ステップS6-1でライトバックフラグがオンのときには、ステップS6-2でフラグオンでない方のチャネルが抑止状態か否かを判定する。ステップS6-2で抑止状態でない場合には、次にステップS6-3で自己のチャネルのコピー中フラグをオンし、FIFO407又は408にデータを記憶し、データをFIFO407又は408に記憶した後、自己のチャネルのコピー中フラグをオフする。

[0112]

次にステップS6-4で他方のチャネルのステージングフラグをオフする。さらに、ステップS6-5で自己のチャネルのライトバックフラグをオンした後、 自己のチャネルをアイドル状態とする。

[0113]

また、ステップS6-1で自己のチャネルのライトバックフラグがオフの場合、ステップS6-6で自己のチャネルのステージングフラグがオンか否かが判定される。ステップS6-6で、自己のチャネルのステージングフラグがオンの場合には、ステップS6-6で自己のチャネルのステージングフラグがオフのときには、ステップS6-7でスキャンポインタを進めた後、自己のチャネルをアイドル状態とする。

[0114]

図18に本発明の第3実施例の動作説明図を示す。

[0115]

本実施例によれば、ステップS1でコンピュータAにライトコマンドによりバッファメモリ403にデータがライトされると、ステップS1'に示すようにライトバックフラグによりコンピュータBのコマンドは抑止される。

[0116]

ステップS2でハードディスク11にコンピュータAの更新データが反映されると、コンピュータB側のライトバックフラグはリセットされる。ライトバックフラグがリセットされると、次に、ステップS3でリードコマンドによりハードディスク11からバッファメモリ404にデータが読み出され、バッファメモリ404からコンピュータBにリードコマンドによりデータのリードが行なわれる

と、コンピュータBの使用中フラグによりステップS4'に示されるようにコンピュータAのコマンドが抑止される。一方で処理中の媒体上の領域に対する他方のアクセスが抑止されることにより、同一領域への処理が重複することによるデータ破壊が防止できる。

[0117]

図19に本発明の第3実施例のモード2の動作説明図を示す。

[0118]

モード2では、バッファメモリ403のデータD2からデータD2'をコピーして、処理の空時間にFIFO408を介して更新されたデータD2'が転送され、バッファメモリ404の対応するデータD2がデータD2'に更新される。これによりバッファメモリ403、404の間で直接的にデータの転送が行なわれ、バッファメモリ403とバッファメモリ404とでデータの同一性を図ることができる。このとき、コンピュータBでデータD2へのアクセス要求があった場合には、FIFO408からバッファメモリ404にデータD2'がコピーされるまでアクセス要求を待機させ、バッファメモリ403とバッファメモリ404とでデータの同一性が図られた後、コンピュータBのデータD2へのアクセスが許可される。

[0119]

このように、異なるチャネルのバッファメモリでデータの同一性を図ることにより、バッファメモリ403、404から直接的にデータを読み出すことができ、複数のチャネルからのアクセスの高速化を図ることができる。

[0120]

なお、上記処理は、各チャネルで夫々実行されるので、同時にフラグをセット しようとする場合がある。これを防止するために、いずれか一方のチャネルの要 求フラグのみがオンするように競合制御が行なわれている。また、要求フラグの オンが成功したか否かが各チャネルに通知されるようにしている。さらに、各チャネルからのアクセスは先着順に単一のコマンドキューにより制御している。

[0121]

また、本実施例では、説明を簡単にするために2チャンネルの構成について説

明したが、2チャンネル以上の複数チャネルの構成についても各チャネルに対応 してバッファメモリを設け、データの同一性を図ることにより、同様の作用効果 を奏するものである。

[0122]

さらに、第1乃至第3実施例では、ハードディスクドライブについて説明したが、これに限定されるものではない。

[0123]

(付記1) プログラムに基づいてデータを処理する情報処理装置において

複数の記憶部と、

前記複数の記憶部のデータを前記プログラムを実行するための領域、又は、前 記データのバッファ領域となるようにプログラム及びデータの流れを制御する制 御部とを有する情報処理装置。

[0124]

(付記2) 前記制御部は、レジスタと、

該レジスタに格納された値に応じてデータの流れを制御する切換部とを有する ことを特徴とする付記1記載の情報処理装置。

[0125]

(付記3) 前記制御部は、前記プログラムの容量が大きいときには前記複数の記憶部のすべてに前記プログラムを記憶し、外付けの記憶装置をデータバッファ領域とし、

前記プログラムの容量が小さいときには前記複数の記憶部の一部にプログラムを記憶し、残りの記憶部を前記データのバッファ領域とするように制御することを特徴とする付記1又は2記載の情報処理装置。

[0126]

(付記4) 入力端子に供給される入力信号に応じた出力信号を出力端子から出力する内部ロジック回路を有する信号処理回路において、

前記内部ロジック回路内から選択すべき信号を識別する識別コードを記憶する 記憶部と、

特2001-059283

前記記憶部に記憶された識別コードに応じて前記内部ロジック回路から信号を 選択する選択部と、

前記選択部で選択された信号を順次出力する出力部とを有することを特徴とする信号処理回路。

[0127]

(付記5) 前記入力端子から前記記憶部に前記識別コードを記憶させる設定部を有することを特徴とする付記4記載の信号処理回路。

[0128]

(付記6) 前記選択部は、前記記憶部に記憶された識別コードから一つの コードを生成するデコーダと、

前記内部ロジック回路から出力されるすべての信号が供給されており、前記内部ロジック回路から出力されるすべて信号のうち前記デコーダで生成されたコードに応じた信号を選択的に出力するセレクタとを有することを特徴とする付記4 又は5記載の信号処理回路。

[0129]

(付記7) 前記出力部は、前記内部ロジック回路の基準クロックの前記出力すべき信号の数に応じた倍数した周波数の出力クロックを生成する出力クロック発生部と、

前記選択部で選択された信号が並列に供給されており、前記信号を前記出力クロック発生部で発生された出力クロックに基づいてシリアルに出力するマルチプレクサを有することを特徴とする付記4乃至6のいずれか一項記載の信号処理回路。

[0130]

(付記8) 前記出力部は、出力される信号に同期したストローブ信号を生成するストローブ信号生成部を有することを特徴とする付記4万至7のいずれか一項記載の信号処理回路。

[0131]

(付記9) 複数のチャネルで共有データを入出力するインタフェース装置 において、 前記チャネル毎に設けられた複数のバッファメモリと、

前記複数のバッファメモリでデータの同一性を保証しつつ、データの入出力を 行なう制御部を有することを特徴とするインタフェース装置。

[0132]

(付記10) 前記制御部は、前記複数のバッファメモリのデータの状態を 管理するデータ管理テーブルを有することを特徴とする付記9記載のインタフェ ース装置。

[0133]

(付記11) 前記制御部は、一つのチャネルのバッファメモリのデータが 更新されたときに、他のチャネルのバッファメモリへのアクセスを抑止すること を特徴とする付記9又は10記載のインタフェース装置。

[0134]

(付記12) 前記制御部は、他の処理の空時間に前記バッファメモリのデータが更新されたチャネルのデータを他のチャネルのバッファメモリにコピーすることを特徴とする付記9万至11のいずれか一項記載のインタフェース装置。

[0135]

(付記13) 前記制御部は、データを他のチャネルのバッファメモリにコピーするとき、前記他のチャネルのバッファメモリへのアクセスを抑止することを特徴とする付記12記載のインタフェース装置。

[0136]

【発明の効果】

上述の如く、本発明の請求項1によれば、規模の大きいプログラムを搭載するときには、複数の記憶部のすべてをプログラムを実行するための領域とでき、プログラムの規模が小さいときには、複数の記憶部の一部をプログラムを実行するための領域として用い、他の記憶部をデータバッファ領域として用いることができるので、プログラムの規模によらず、チップを統一することができる。

[0137]

本発明の請求項2は、内部ロジック回路内から選択すべき信号を識別する識別コードに応じて内部ロジック回路から信号を選択し、選択された信号を順次出力

することにより、識別コードを予め記憶しておくことにより少ない端子数で内部 ロジック回路から信号を選択的に出力できる。

[0138]

本発明の請求項3は、チャネル毎にバッファメモリを設け、複数のチャネルのバッファメモリでデータの同一性を保証しつつ、データの入出力を行なうことにより、バッファメモリから直接複数のチャネルで供給されたデータを読み出すことができるので、データを効率よく入出力できる等の特長を有する。

【図面の簡単な説明】

【図1】

ハードディスク装置のブロック構成図である。

【図2】

従来のハードディスクコントローラの一例のブロック構成図である。

【図3】

従来のLSIの一例のブロック構成図である。

【図4】

従来のLSIのテスト時の動作を説明するための図である。

【図5】

従来のインタフェース装置の一例のブロック構成図である。

【図6】

従来のインタフェース装置の一例の処理フローチャートである。

【図7】

本発明の第1実施例のブロック構成図である。

【図8】

本発明の第1実施例の共用メモリの切り換え動作を説明するための図である。

【図9】

本発明の第2実施例のブロック構成図である。

【図10】

本発明の第2実施例のテスト時の動作を説明するための図である。

【図11】

本発明の第3実施例のブロック構成図である。

【図12】

本発明の第3実施例のデータ管理テーブルのデータ構成図である。

【図13】

本発明の第3実施例の処理フローチャートである。

【図14】

ライトバックデキュー処理の処理フローチャートである。

【図15】

シーク完了処理の処理フローチャートである。

【図16】

モード2の処理フローチャートである。

【図17】

スキャン処理の処理フローチャートである。

【図18】

本発明の第3実施例の動作説明図である。

【図19】

本発明の第3実施例のモード2の動作説明図である。

【符号の説明】

- 31 インタフェース
- 32 バッファマネージャ
- 33 ディスクフォーマッタ
- 34 プロセッサ
- 35 プログラムメモリ
- 51 内部ロジック回路
- 100 ハードディスクコントローラ
- 101 共用メモリ
- 102 マルチプレクサ
- 103 設定回路
- 300 信号処理回路

特2001-059283


- 301 テストレジスタ
- 302 デコーダ
- 303 セレクタ
- 304 同期回路
- 305 マルチプレクサ
- 306 PLL回路
- 307 テストレジスタ設定回路
- 400 インタフェース装置
- 401、402 インタフェース回路
- 403, 404 バッファメモリ
- 405 ハードディスクコントローラ
- 406 データ管理テーブル
- 407, 408 FIFO


【書類名】

図面

【図1】


ハードディスク装置のブロック構成図






【図3】


従来のLSIの一例のブロック構成図



【図4】 従来のLSIのテスト時の動作を説明するための図




【図 5】 従来のインタフェース装置の一例のブロック構成図



【図6】

従来のインタフェース装置の一例のブロック構成図




FL 00


【図7】

本発明の第1実施例のブロック構成図

100




【図 8 】 本発明の第1実施例の共用メモリの切り換え動作を説明するための図




【図9】

本発明の第2実施例のブロック構成図




【図10】

本発明の第2実施例のテスト時の動作を説明するための図



【図11】

本発明の第3実施例のブロック構成図




【図12】 本発明の第3実施例のデータ管理テーブルのデータ構成図


媒体上	HEX	更新済フラグ	7ラグ		.64	アクセス抑止フラグ	 - -	7.7		
アドレス	がた	ライトバック スチージング フラグ	<u>デージ</u> デア	ジガ	ポー フラグ	47	使用中フラグ	#×	CHA バッファアドレス	CHB バッファアドレス
(シリンダ、ヘッド、セレクト)	CHA	CHA CHB CHA CHB B→A A→B CHA CHB	¥	男	¥-₩	A→B	똜	뿡		
100,1,0	-	0	0	0	0	0	0	0	00AA00 h	00AA00 h
	-									
		:				<u></u>	<u> </u>			

【図13】

本発明の第3実施例の処理フローチャート




【図 1 4 】 ライトバックデキュー処理の処理フローチャート




【図15】

シーク完了処理の処理フローチャート




【図16】

モード2の処理フローチャート




【図17】

スキャン処理の処理フローチャート




【図18】

本発明の第3実施例の動作説明図



【図19】

本発明の第3実施例のモード2の動作説明図



【書類名】

要約書

【要約】

【課題】 メモリを介して情報の入出力を行なう情報処理装置及び途中の信号の 状態を選択的に出力できる信号処理装置並びに複数のチャネルで共有データを入 出力するインタフェース装置に関し、高機能の処理を行なう回路と低機能の処理 を行なう回路とで回路を共用できる情報処理装置、端子数を低減できる信号処理 回路、データの入出力を効率よく行なえるインタフェース装置を提供することを 目的とする。

【解決手段】 プログラムの規模が大きいときには、複数の記憶部をプログラムを実行するための領域として用い、プログラムの規模が小さいときには、複数の記憶部の一部をプログラムを実行するための領域として用い、他をバッファ領域として用いる。また、内部ロジック回路内から選択すべき信号を識別する識別コードに応じて内部ロジック回路から信号を選択し、選択された信号を順次出力する。さらに、チャネル毎にバッファメモリを設け、複数のチャネルのバッファメモリでデータの同一性を保証しつつ、データの入出力を行なう。

【選択図】

図 7

出願人履歴情報

識別番号

[000005223]

1. 変更年月日

1996年 3月26日

[変更理由]

住所変更

住 所

神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社